

Reti Logiche 2


Prof. Roberto Passerone, Dr. Alessandro Tontini

10 settembre 2018

Si risponda a tutte le domande proposte. I punti assegnati a ciascuna domanda sono indicativi.

1 VHDL

- **Macchine a stati in VHDL** (6 pts): Si scriva il codice VHDL relativo alla macchina a stati mostrata in Figura 1 seguendo il corrispondente template. Lo stato iniziale è lo stato **a**. Si utilizzino processi separati per la parte sequenziale e per la parte combinatoria di calcolo dello stato futuro e delle uscite.



```
library ieee; use ieee.std_logic_1164.all

entity msf is
    port ( clock, reset : in std_logic;
          L : in std_logic;
          S : out std_logic
    );
end entity msf;

architecture behavioral of msf is
    ...
begin
    process (...) begin
        ...
    end process
end architecture behavioral;
```

Figure 1: Diagramma a stati della MSF e template del codice VHDL

- **Stili di descrizione in VHDL** (6 pts): Si descrivano le principali differenze tra lo stile di descrizione dataflow (a equazioni) e quello comportamentale (a processi) in VHDL. In particolare, si abbia cura di indicare quando le equazioni vengono valutate e quando viene eseguito un processo, quando avviene l'assegnazione, e la differenza tra segnali e variabili. Infine, si scriva il codice VHDL di un multiplexer usando entrambi gli stili (una entità e due architetture).

2 Elettronica

- **Confronto di invertitori** (7 pts): Si considerino gli schemi mostrati in Figura 2, il primo relativo ad un invertitore nMOS a carico resistivo, ed il secondo ad un invertitore CMOS. Si richiede di:
 - Disegnare qualitativamente l'andamento degli ingressi e delle rispettive uscite nel caso di transizione 0-1 e 1-0.




Figure 2: Schemi di invertitori a carico resistivo e CMOS.

- Motivare perché in un caso (quale?) i fronti in uscita non sono simmetrici.
 - Dimostrare la precedente assunzione tramite l'utilizzo delle formule necessarie.
 - Motivare quale delle due soluzioni sia più favorevole dal punto di vista del consumo statico di potenza.
- **Potenza dinamica in porta CMOS (7 pts):** Si derivi l'espressione della potenza dinamica dissipata da una porta logica CMOS che carica e scarica una capacità C . Si indichi con f la frequenza del clock, e con V_{DD} la tensione di alimentazione. Si trascuri la corrente di corto circuito. Si discutano quindi i compromessi tra consumi e prestazioni in base ai parametri che compaiono nella formula.

3 FPGA

- **Logic Cell (4 pts):** Si disegni e si descriva lo schema di principio di una logic cell per FPGA basata su SRAM, con look-up-table e registro di uscita. Si indichi in particolare il ruolo di ciascun blocco, e come la cella possa essere configurata.